home *** CD-ROM | disk | FTP | other *** search
/ Libris Britannia 4 / science library(b).zip / science library(b) / ELECTRON / H560.ZIP / SIM120BN.ZIP / SIMIC.REL < prev    next >
Text File  |  1993-11-09  |  7KB  |  148 lines
  1.                     Release Notes for SIMIC Version 1
  2.                     ---------------------------------
  3.  
  4. Release History:
  5.  
  6. Version 1.01.00
  7. -------------------------------------------------------------------------------
  8.     (1) JK timing checks could not be disabled properly.  This has been
  9.     corrected.
  10.     (2) The SIMIC circuit compiler did not accept by pin-name connections
  11.     in the form: "<signal_list(pin_list)>", only "<signal(pin)>", or
  12.     "signal(pin)". This has been corrected.
  13.     (3) Corrected problem with the compilation of the RAM primitives.
  14.     (4) Reduced storage requirements for small RAMs (< 1024 words).
  15.     (5) Fixed problem with BTGBUS elements with drivers that can vary
  16.     delays.  This could result in the program crashing.
  17.     (6) Added Fault sensitization analysis.  See SENSITIZE command in
  18.     manual for full documentation.
  19.     (7) Added Fault grading analysis.  See FAULT command in manual for
  20.     full documentation.
  21.  
  22. Version 1.00.04
  23. --------------------------------------------------------------------------------
  24.     (1) Added NQ output option for the D-latch and all flip-flop primitives.
  25.         This output is is treated independent of Q in terms of hazard analysis
  26.     and delay parameters.
  27.     (2) Allow a macro to be specified without any internal parts, if the macro
  28.     has only input pins.  This allows non-simulation entities (such as bus
  29.     terminators) to be included in the description without adding any
  30.     elements to the circuit.
  31.     (3) Fixed simulation topology error when primitive inputs were connected
  32.     to UNUSED.
  33.     (4) Fixed Boolean equation parser to match literals exactly, rather than
  34.     accepting prefix.
  35.     (5) Boolean state variables remained at an X value.  States are now
  36.     properly updated.
  37.     (6) Warning message was not issued if applied pattern's width was not the
  38.     same as the list of signals designated.  The message comes out now.
  39.     (7) Writing to ram would set to zero 4 bits in the following address, if
  40.     the number of data lines was a multiple of 4.  This has been corrected.
  41.     (8) Patterns specified with format option characters (%#*^) following
  42.     a duration (&) or absolute position (@) specification, did not
  43.     process the & or @ specification correctly.  These specifications are
  44.     now properly processed.
  45.     (9) WARN FILE, BREAK FILE, TRACE FILE, or WRITE FILE commands specifying
  46.     previously specified file caused 'File allocation error' message.
  47.     This has been fixed.
  48.    (10) Added FILE option to query (?) commands.  This allows queried
  49.     information to be directed into files.  The default extension for this
  50.     file is ".qry". This option is NOT sticky and only applies to the
  51.     current query command.  If the same file name is used in subsequent
  52.     query commands in the same SIMIC session, then the information will be
  53.     appended to the file.  For Example:
  54.  
  55.             ?LOADING LIST: FILE:
  56.  
  57.     sends the loading information to a file with the default file's name
  58.     with the extension ".qry,
  59.  
  60.             ?DELAY LIST: FILE=delays
  61.  
  62.     sends the delay information to the file, delays.qry.
  63.  
  64. Version 1.00.03
  65. --------------------------------------------------------------------------------
  66.     (1) It has been found that no matter what names the primitive type are
  67.     given, they may conflict with a cell library naming convention.
  68.     The established type precedence forced the netlister (manual or
  69.     automatic) to resolve naming conflicts itself, with the
  70.     "composition" keyword.  The task of resolving type name conflicts has
  71.     been moved to the cell library developers.  This was accomplished by
  72.     reversing the search order for instantiation of types.  The new order
  73.     is:
  74.         (a)    Macros,
  75.         (b) Booleans, then
  76.         (c) Primitives.
  77.     This new order should only impact designs with conflicting type names.
  78.     A warning is issued if multiple representations of a type is being
  79.     defined.
  80.  
  81.     Note:    If you are using case sensitivity mode (-s command line option),
  82.         Then the primitive will be selected if the case of the
  83.         instantiating type does not perfectly match the Macro (or
  84.         Boolean) definition.
  85.     (2)    If a TSTEP operation is in effect (such as a WRITE TSTEP option), and
  86.     a SIMULATE PRANGE command is given, then the TSTEP operation continued
  87.     after the circuit became stable following the last applied pattern,
  88.     and end only when the remaining (suppressed) patterns have been
  89.     completed.  This has been fixed to end all TSTEP operations at the
  90.     first stable point.
  91.     (3)    There was an extra "End of file." message at the end of an EXECUTE
  92.     FILE operation.  This has been suppressed.
  93.     (4) If an annotation file placed loading on a non-existent node, then
  94.     a fatal error was generated.  This error has been reduced to a warning.
  95.     (5)    The tstep operations, if changed while the circuit was frozen, did
  96.     not work correctly when simulation was continued.  The tstep now
  97.     occurs at the expected point.
  98.     (6) Simic did not allow the LIST= option with the NO HISTORY command.
  99.     This has been corrected.
  100.     (7) Selecting delay tables, and annotation of individual tables did not
  101.     work properly under some unusual paths.  This has been corrected.
  102.     (8) Initializing Rom and Ram elements with the CLAMP DATA command did
  103.     not work properly.  This operation now works as expected.
  104.     (9) Run commands that used elements of an array, either reported the
  105.     signal as not found or crashed.  This has been corrected.
  106.  
  107. Version 1.00.02
  108. --------------------------------------------------------------------------------
  109.     (1) The GET REPORT=ALL command operation would crash simic if more than
  110.     2048 pins were connected to a single node.  In addition, this
  111.     operation would show all delays and decays as 0, rather than the
  112.     correct TYPICAL values.  Both these problems have been fixed.
  113.     (2) The Flip-flop primitives did not have a standard convention for
  114.     distinguishing positive and negative edge variants.  This version
  115.     uses the following convention:  The letter N prefixes the letter C
  116.     (or L in the case of the D-latch) to indicate a negative (or low)
  117.     active clock.  Otherwise the letter P (for positive) replaces the
  118.     letter N.  All previous aliases are supported.  The following is a
  119.     list of elements (aliases are in parenthesis):
  120.  
  121.         Positive Clock:        Negative Clock:    Description:
  122.         DPL (DL)        DNL        D latch
  123.         DPCF (DCF)        DNCF        D flip-flop
  124.         JKPCF            JKNCF (JKCF)    JK flip-flop
  125.         TPCF            TNCF (TCF)    T flip-flop
  126.  
  127. Version 1.00.01
  128. --------------------------------------------------------------------------------
  129.     (1) There were a number of problems discovered in the case sensitive mode
  130.     (-s command line option).  The worst was the incorrect mapping of the
  131.     lowercase values describing pattern definitions.  All known case
  132.     sensitivity problems have been corrected.
  133. ================================================================================
  134.  
  135. The following features are present in Version 1.00, but not yet documented in 
  136. the SIMIC User's Guide, Release 1.
  137.  
  138.     (1) Electrical rules checking in circuit compiler.
  139.         (a) undriven nodes [Fatal]
  140.         (b) dangling nodes
  141.         (c) drivers without any fanouts
  142.         (d) non-tristating elements wire-tied.
  143.  
  144.     (2) NQ outputs are optionally available for each of the flip-flop and
  145.     D-latch primitives.  NQ values are computed by complementing the Q
  146.     equation.  Delays and X-propagation are computed separately for Q and
  147.     NQ.
  148.